PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-210545

(43)Date of publication of application: 11.08.1995

(51)IntCI. G06F 17/16 G06F 9/38 G06T 1/20 G06F 15/80

(21)Application number: 06-290779 (71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing: 25.11.1994 (72)Inventor: OTANI AKIHIKO ARAKI TOSHIYUKI

(30)Priority


Priority number: 94 185367 Priority date: 24.01.1994 Priority country: US

(54) PARALLEL PROCESSING PROCESSORS

(57)Abstract:

PURPOSE: To provide the parallel processing processors with memory configuration for realizing area reduction.

CONSTITUTION: For these parallel processing processors, an instruction memory 105, sequencer 106 for decoding an instruction and generating a control signal, decoder 107, vector distributor 400 for dividing input vector data into plural block vector data, vector computing element 600 for executing the arithmetic of the respective block vector data with a pipe-line system, vector memory 200 for storing/extracting the respective block vector data and vector coupler 500 for coupling respective arithmetically processed block vectors are arranged. The vector memory 200 is provided with one address decoder corresponding to plural memory cell parts and a memory control part for performing control to simultaneously execute write/read to/from the cell of plural arbitrary memory cell parts corresponding to addresses designated by this address decoder in common.



LEGAL STATUS

[Date of request for examination]

18.03.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-210545

(43)公開日 平成7年(1995)8月11日

(51) Int.Cl.6

庁内整理番号 識別記号

技術表示箇所

G06F 17/16

9/38

310 G

G06T 1/20

G06F 15/347

FΙ

15/66

審査請求 未請求 請求項の数3 OL (全 9 頁) 最終頁に続く

(21)出願番号

特顯平6-290779

(22)出願日

平成6年(1994)11月25日

(31)優先権主張番号 08/185, 367

(32) 優先日

1994年1月24日

(33) 優先権主張国

米国 (US)

(71)出願人 000005821

松下爾器產業株式会社

大阪府門真市大字門真1006番地

(72)発明者 大谷 昭彦

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 荒木 敏之

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 前田 弘 (外2名)

(54)【発明の名称】 並列処理プロセッサ

(57)【要約】

【目的】 省面積を実現するメモリ構成の並列処理プロ セッサを提供する。

【構成】 並列処理プロセッサには、命令メモリ105 と、命令を解読して制御信号を生成するシーケンサ10 6 及びデコーダ107と、入力ベクトルデータを複数の ブロックベクトルデータに分割するベクトル分配器40 0 と、各プロックベクトルデータの演算をパイプライン 方式で実行するためのベクトル演算器600と、各プロ ックベクトルデータの記憶・取出しとを行うベクトルメ モリ200と、演算処理された各プロックベクトルを結 合するベクトル結合器500とが配設されている。ベク トルメモリ200は、複数の記憶素子部310に対し、 1つのアドレスデコーダ320と、アドレスデコーダ3 20で共通に指定された番地に対応する任意の複数記憶 案子部310のセルへの書き込み・読み出しを同時に行 わせるよう制御するメモリ制御部320とを備えてい る。



-1

【特許請求の範囲】

【請求項1】 少なくとも並列ベクトル命令を含む命令に従って、入力ベクトルデータをパイプライン方式により並列処理するための並列処理プロセッサであって、 上記命令を記憶する命令メモリと、

上記命令メモリに記憶される命令を解読して制御信号を 生成する制御信号生成部と、

上記制御信号生成部で生成される制御信号を受け、上記 入力ベクトルデータを分割してなる複数のブロックベク トルデータを生成するベクトル分配器と、

上記ベクトル分配器で生成されるブロックベクトルデータの最大分割数だけ配置され、上記制御信号生成部から出力される制御信号に応じた各ブロックベクトルデータの演算をパイプライン方式で実行するためのベクトル演算器と、

上記各ブロックベクトルデータの記憶とその記憶の取出 しとを行うためのベクトルメモリと、

上記ベクトル演算器で演算処理された各ブロックベクト ルを結合してなる出力ベクトルデータを生成するベクト ル結合器とを備えるとともに、

上記ベクトルメモリは、

少なくとも1つのアドレスデコーダと、

上記ベクトル演算器と同数だけ配置され上記各ブロック ベクトルデータをそれぞれ格納する記憶素子部と、

上記アドレスデコーダで共通に指定された番地に対応する任意の複数記憶素子部のセルへの番き込み・読み出しを同時に行わせるよう制御するメモリ制御部とで構成されていることを特徴とする並列処理プロセッサ。

【請求項2】 請求項1記載の並列処理プロセッサにおいて、

上記ベクトルメモリは、

2 種類のブロックベクトルを信号を格納するダブルバッファ榕成の 2 つのメモリ回路と、

上記各メモリ回路にアドレスを入力するための1つのアドレスデコーダとを有することを特徴とする並列処理プロセッサ。

【請求項3】 請求項1又は2記載の並列プロセッサにおいて、

上記入力ベクトルデータは画像データであることを特徴 とする並列処理プロセッサ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、並列処理プロセッサに関するもので、特に高速演算処理性能を要するデジタル画像信号分野で利用するデジタル・シグナル・プロセッサ (DSP) に最適なメモリ構成に関するものである。

[0002]

2

Pの処理性能を如何に向上させるか大きな課題である。一般的なプログラム制御方式のプロセッサ例えばマイクロプロセッサ等の命令セットには、演算、メモリ又はレジスタの読みだし、書き込み・分岐等の通常の命令が実装されており、これらの命令を用いたプログラミングを1命令ずつ逐次実行していくことで各種の処理を実現しているが、演算等の処理をし得る情報量の拡大やその処理速度を高めることが特に重要である。

【0003】かかる演算処理性能の向上を図る方式の1 10 つとして、例えば特開平5-61901号公報に記哉されている方式が挙げられる。これは、バイプライン演算器をプロセッサの演算資源として実装し、命令セットの中にベクトル演算命令を実現することで、演算処理量と演算処理速度を向上させようとする方法である。

[0004]

【発明が解決しようとする課題】しかしながら、例えば 動画像処理の場合、より高解像度の動画像処理を行うこ とが求められている。そのためには、より大量のデータ をより迅速に処理する必要があり、上記従来の方式では 20 一定の限界があった。

【0005】本発明は斯かる点に鑑みてなされたものであり、その目的は、複数個のプロセッサを配置し1つの命令に応じて複数のデータ処理の流れを生ぜしめるいわゆるSIMD構成を採ることで処理性能の向上を図りながら、SIMD構成におけるメモリの占有面積の増大を有効に抑制し得る並列処理プロセッサを提供することにある。

[0006]

【課題を解決するための手段】上記目的を達成するため 30 に、請求項1の発明の癖じた手段は、少なくとも並列べ クトル命令を含む命令に従って、入力ベクトルデータを パイプライン方式により並列処理するための並列処理プ ロセッサの構成として、上記命令を記憶する命令メモリ と、上記命令メモリに記憶される命令を解読して制御信 号を生成する制御信号生成部と、上記制御信号生成部で 生成される制御信号を受け、上記入力ベクトルデータを 分割してなる複数のブロックベクトルデータを生成する ベクトル分配器と、上記ベクトル分配器で生成されるブ ロックベクトルデータの最大分割数だけ配置され、上記 40 制御信号生成部から出力される制御信号に応じた各プロ ックベクトルデータの演算をパイプライン方式で実行す るためのベクトル演算器と、上記各プロックベクトルデ ―タの記憶とその記憶の取出しとを行うためのベクトル メモリと、上記ベクトル演算器で演算処理された各プロ ックベクトルを結合してなる出力ベクトルデータを生成 するベクトル結合器とを設ける。

【0007】さらに、上記ベクトルメモリを、少なくとも1つのアドレスデコーダと、上記ベクトル演算器と同数だけ配置され上記各ブロックベクトルデータをそれぞ。 れぬぬする記憶委子部と、上記アドレスデコーダで共通 3

に指定された番地に対応する任意の複数記憶素子部のセ ルへの書き込み・読み出しを同時に行わせるよう制御す るメモリ制御部とで檘成する。

【0008】請求項2の発明の誑じた手段は、請求項1 記哉の並列処理プロセッサにおいて、上記ベクトルメモ リに、2種類のブロックベクトルを信号を格納するダブ ルバッファ構成の2つのメモリ回路と、上記各メモリ回 路にアドレスを入力するためのをアクセスする1つのア ドレスデコーダとを設けたものである。

又は2記哉の並列プロセッサにおいて、上記入力ベクト ルデータを画像データで構成したものである。

[0010]

【作用】請求項1の発明では、ベクトル分配器、ベクト ル結合器、複数のベクトル演算器、複数個のベクトルメ モリを備えているので、入力ベクトルデータが並列的に 処理され、大量の情報が高速に処理される。しかも、入 カベクトルデータを分割した複数のブロックベクトルデ ータに対して同一アドレスに割り当てることによりベク トルメモリのアドレスデコーダが1個のみでよくなり、 20 ベクトルメモリの占有面積が削減される。また、n個の ベクトル演算器を備えたプロセッサにおいて、n個より 小さいm個(n>m)に分割されたブロックベクトルデ ータしか処理しない場合、余分な記憶素子部を動作させ る必要がないので、消費電力も低減することになる。

【0011】請求項2の発明では、2つのメモリ回路を 有する複数バッファ構成のプロセッサにおいても、単一 のアドレスデコーダで制御されるので、さらにベクトル メモリ全体の占有面積が低減する。

理する場合には特に大量の惰報を時々刻々に処理する必 要があるが、かかる場合にも面積の小さい髙性能の並列 処理プロセッサで円滑に信号処理を行うことが可能にな

[0013]

【実施例】以下、本発明の実施例について図面を参照し ながら説明する。

【0014】図1は、実施例に係る並列処理プロセッサ の構成を示すプロック図である。このプロセッサは、2 系統の画像データ(=入力ベクトルデータ)を受けてこ 40 れをプロックベクトルデータに分割するベクトル分配器

Zi = |Xi - Yi| (i=1, 2....k)

図2は、上記入力側ベクトルメモリ200a(もう1つ の入力側ベクトルメモリ200b及び出力側ベクトルメ モリ200cも同様の構成を有する)の構成を示すブロ ック図である。ベクトルメモリ200aは、2種類のブ ロックベクトルを格納するダブルバッファ構成の第1, 第2メモリ回路210A,210Bと、各メモリ回路2 10A,210Bにアドレスを入力するためのアドレス デコーダ220とで構成されている。上記各ベクトルメ 50 るメモリ制御部320とで構成されている。さらに、上

400と、該ベクトル分配器400により分割された各 ブロックベクトルデータを並列的に処理する並列処理部 100と、該並列処理部100内で処理されたプロック ベクトルデータを結合して最終的に1系統の画像データ (=出力ベクトルデータ) となるように結合するベクト ル結合器500と、プロセッサ内の各回路プロックの動 作をプログラムとして格納する命令メモリ105と、上 記命令メモリ105内に格納されている命令を順次に読 みだしていくシーケンサ106と、読みだされた命令を 【0009】請求項3の発明の講じた手段は、請求項1 10 解析して各回路ブロックに制御信号を出力するデコーダ 107とを備え、2系統の画像データをプログラム制御 により処理を行って1系統の画像データを生成するよう に構成されている。

【0015】上記並列処理部100には、並列ベクトル 命令に基づくベクトル演算をパイプライン方式で実行す る同一構成の4個のベクトル演算器600と、ベクトル データを記憶するための3つのベクトルメモリ200a ~200cとが配置されている。すなわち、ベクトル分 配器400と各ベクトル演算器600の間に配置された 2つの入力側ベクトルメモリ200a, 200bに上記 ベクトル分配器400で分割された各プロックベクトル を記憶しておき、この記憶データを各ベクトル演算器 6 00における演算に供する一方、各ベクトル演算器60 0 の出力側に配置された出力側ベクトルメモリ 2 0 0 c により、各ベクトル演算器600の演算結果を記憶して おき、この記憶データをベクトル結合器500における 出力ベクトルデータの生成と各ベクトル演算器600に おける演算とに供するように構成されている。なお、べ クトル分配器400及びベクトル結合器500は、起動 【0012】請求項3の発明では、画像データ信号を処 30 命令を実行するとシーケンサ106とデコーダ107と は独立にベクトル転送が実行可能に構成されている。

【0016】多くの画像処理例えば空間フィルタリン グ,バターンマッチング,画像圧縮,伸張等では、【画 秦×J画秦(ブロック)単位で並列処理できるアプリケ ーションが多く、またそのブロックに対する処理の内容 は全てのブロックに同様のベクトル演算の組み合わせで あることが多い。上記ベクトル演算とは、1プロック内 の1画素をベクトルXの1要素Xi としたベクトル演算 である。例えば2プロックの差分の絶対値2をもとめる 演算は、下記(1)式で表される。

[0017]

(1)

モリ200a(200b,200c)の各メモリ回路2 10A, 210Bには、メモリアクセス信号、書込み制 御信号、読出し制御信号が別々に入力される。

【0018】図3は、上記メモリ回路210A(210 B) の構成を示す電気回路図である。メモリ回路210 Aは、多数のメモリセルを有するメモリ部310と、こ のメモリ部310への書込み信号や読出し信号を生成す! 5

Ġ

٥

記メモリ部310には、4分割されたブロックベクトル データ (例えば各々8ビットからなる信号) をそれぞれ 格納する4つの記憶素子部310-1~310-4が収 納されている。ただし、メモリ制御部320は、メモリ アクセス信号と書込み制御信号・読出し制御信号を受け て書込み信号・読出し信号を生成し、ベクトルメモリ内 の各記憶素子部310-1~310-4への入出力を制

【0019】図3に示す構成のごとく、4個のメモリ素 子部310- 1~310- 4に対して単一のアドレスデ 10 コーダを配置することで、ベクトルメモリ全体の面積を 削減することができる。また、図2に示す構成のごと く、2つのメモリ回路210A,210Bに対しても単 一のアドレスデコーダ220を配置することで、最終的 に8個の記憶素子部に対して共通のアドレスデコーダを 1つ設ければ済むことになり、ベクトルメモリの占有面 積がより低減されることになる。

【0020】図4は、上記ベクトル分配器400の構成 を示すプロック図である。このベクトル分配器400に は、外部メモリへのアドレス信号を生成する外部アドレ 20 A4からなる輝度信号のベクトルデータ730と、2つ ス発生器401と、上記各入力側ベクトルメモリ200 a, 200bの書き込み動作を制御する書き込み制御信 号を生成する書き込み制御回路402と、内部アドレス 発生器403とが配設されている。外部アドレス発生器 401からのアドレス信号を受けて外部メモリから読み だされたデータはベクトルメモリ200aに入力され る。一方、書き込み制御回路402で生成される警き込 み制御信号は、上記データをどの記憶素子部310- 1 ~310-4に警き込むかを制御するものである。ま た、その際に各入力側ベクトルメモリ200a,200 30 bに出力するアドレス信号は内部アドレス発生器 4 0 3 で生成される。以上のように、ベクトル分配器400 は、プロセッサ外部に格納されている入力ベクトルデー タ例えば画像データを連続的に読出し、各ベクトルメモ リ200a,200bで並列処理できる形式の同数の要 素を有したプロックベクトルデータに分割し、各回路に 分配する。

【0021】図5は、上記ベクトル結合器500の榕成 を示すプロック図である。ベクトル結合器500には、 内部アドレス発生器503と、出力側ベクトルメモリ2 40 00cの読み出し動作を制御する読み出し制御回路50 2と、外部アドレス発生器501とが配設されている。 出力側ベクトルメモリ200cに格納されているプロッ クベクトルは、内部アドレス発生器503から出力され るアドレス信号に応じて各ベクトルメモリ200cから 同時に読出される。その際、読出し制御回路502によ って上記ベクトルメモリ200cのどの記憶案子部31 0-1~310-4から読み出すかが制御される。そし て、ベクトル結合器500の内部で各プロックベクトル が結合されて画像データ (出力ベクトルデータ) が生成 50 出し制御は、図3に示すメモリ制御部320で生成され

6

され、この画像データは、外部アドレス発生器501で 生成されたアドレス信号と同時にプロセッサ外部へ順次 出力される。

【0022】図6は、上記各ベクトル演算器600の檘 成を示すプロック図である。各ベクトル演算器600 は、算術論理演算器、乗算器などの2つの演算器60 1,602と、2つのパイプラインレジスタ604,6 05とが複数の選択回路607,608,609,61 0を介してパイプライン結合されたものである。各ベク トル演算器600の勁作はすべて同一であり、上記デコ ーダ107からの信号により制御され、ベクトルメモリ に格納されているプロックベクトルに対して同じベクト ル演算を同時並列に行う。

【0023】図7は、本実施例に係る並列処理プロセッ サが処理する対象データの構成を示す図である。以下、 図7を参照しながらベクトル分配器400とベクトル結 合器500との行う動作の概念を説明する。図7に示す ように、プロセッサで処理される信号は、画像符号化の 規格MPEG,JPEGに従い、4つのブロックA1~ のブロックB1、B2からなる色差信号のベクトルデー タ740とがある。そして、1枚のフレーム画像710 は、…, n, n, n+1, n+2, …と連続する多数の X画素×Y画素(例えば16個×16個)からなるメイ ンプロック720(マクロブロック)で檘成されてい る。このメインブロック720は、輝度信号のベクトル データ730及び輝度信号のベクトルデータ740を合 成して構成されるものである。

【0024】プロセッサが、4個の記憶案子部310-1~310- 4を備えているとすると、ベクトル分配器・ 400は、画像データを輝度信号730の各プロックA 1~A4に分割して、入力側ベクトルメモリ200a (200b) 内の各記憶素子部310-1~310-4 に (X画素×Y画素) /4のブロックベクトルとして格 納する。

【0025】また、ベクトル結合器500は上記分割動 作の逆動作を行い、出力側ベクトルメモリ200c内の 各記憶素子部310-1~310-4に記憶されている (X画素×Y画素) / 4のブロックベクトルを結合させ て、元の画像データの形式のX画素×Y画素の画像デー タの出力ベクトルとして生成する。

【0026】例えば、輝度信号のベクトルデータ730 を処理する場合は、全ての記憶素子部310- 1~31 0- 4にデータに対して書込み/読出しを行なう。しか し、色差信号のベクトルデータ740を処理する場合 は、4個の内の2個、例えば、記憶素子部310- 1、 310-2に対して書込み・読出しを行なうのみでよ く、他の2個の記憶素子部310-3、310-4はア クセスする必要がない。その各記憶素子部の書込み・読、

30

7

2

る普込み信号・読出し信号によって行われる。この書込 み信号・読出し信号は各々分割する最大のプロックベク トル数だけ必要であり、この実施例では、各々4本で檘 成されている。

【0027】なお、メモリ部310へのデータの魯込み ・読出しを行なうかどうかは命令のビットマップにより 判断する。この判断動作は、例えば、ビットマップの4 ビットをメモリアクセス信号に割り当てることにより実 現可能である。

プロセッサの構成により、4個のメモリ素子部310-1~310-4に対して、1個のアドレスデコーダ22 0 を配置するだけで済むので、ベクトルメモリ全体の占 有面積が削減される。加えて、処理するブロックベクト ル数に応じてメモリアクセス信号を制御するようにして いるので、n分割(上記実施例における輝度信号の4分 割)より小さいm分割(n>m)(上記実施例における 色差信号の2分割)でしか処理しない場合、余分な記憶 秦子部 (上記実施例では記憶素子部310-3,310 - 4) が動作せず、消費電力の低減をも図ることができ 20

【0029】次に、本実施例におけるプロセッサの動作 について説明する。

【0030】 (手順1) 最初に2系統の画像データを連 続的なブロックからなる入力ベクトルデータとし、各画 素を連続的にベクトル分配器400によって2個の入力 側ベクトルメモリ200a, 200 b内の第1メモリ回 路210Aに入力する。この時の分配は、メモリ210 A内の記憶素子部310- 1~310- 4に同じ画素 数を格納するように行う。

【0031】(手順2)次に、入力側ベクトルメモリ2 00a, 200bの各第1メモリ回路210Aに分配さ れた各ブロックベクトルデータの差 (各要案同士の差) のベクトル演算を行い、その結果をベクトルメモリ20 0 a, 200 b内の第1メモリ回路210Aへ格納する 並列ベクトル命令を実行する。

【0032】また、第1メモリ回路210A内のメモリ を用いてベクトル演算を行なうのと並行して、手順1と 同様のことを第2メモリ回路210B内のメモリに対し て行なう。

【0033】(手順3)そして、上記第1メモリ回路2 10Aへの並列ベクトル命令と第2メモリ回路210B へのベクトルデータの入力が終了すると、第1メモリ回 路210Aには各差ベクトルが格納されているので、ベ クトル結合器500を用いて、入力データと同様の形式 になるように結合してから、これを出力する。

【0034】また、ベクトル結合器500を介して第1 メモリ回路210Aから出力を行うのと並行して、手順 2の第1メモリ回路210Aのベクトル演算と同様の制 御を第2メモリ回路210Bに対して行なう。

R

【0035】(手順4)ベクトル結合器500を介して 第1メモリ回路210Aから出力を行う上記手順3の制 御と同様の出力制御を第2メモリ回路210Bに対して

【0036】上記一連の手順において、第1メモリ回路 210Aと第2メモリ回路210Bとは、図2に示すよ うに、同一アドレスを入力する榕成となっているので、 同じアドレスに対して同時にアクセスが行われる。

【0037】また、すでに述べたように、第1メモリ回 【0028】以上のように、本実施例における並列処理 10 路210Aと第2メモリ回路210Bとは、ある期間に おいて、例えば一方のベクトルメモリがベクトル演算器 600との間でブロックベクトルを転送可能(アクセス 権がベクトル演算器600)であるときは、他方のベク トルメモリはベクトル分配器400またはベクトル結合 器500との間での転送可能(アクセス権がベクトル分 配器400またはベクトル結合器500)であるように 排他制御される。つまり、その期間が終了すると、アク セス権の交換を行う。このアクセス権の交換の制御は内 部の特定の命令または外部からの同期信号で行う。

【0038】つまり、図1に示すプロセッサの動作は、 入力ベクトルの入力、ベクトル演算処理、出力ベクトル の出力をパイプライン並列で行われる。その動作につい て、図8のタイミングチャートを参照しながら説明す る。図8に示すn-1, n, n+1, n+2, …等の符 号は、図7に示すメインブロック720に相当する。図 8に示すように、各回路を通過するデータの処理の流れ において、左側から順に、輝度信号、色差信号、輝度信 号,色差信号,…の各1プロックを交互に処理するパイ ブが形成されている。

【0039】図8の左から2列目のパイプを例にして考 えると、n番目のデータを演算処理している期間には、 (n+1) 番目のデータを入力しており、また、(n-1)1)番目のデータの演算結果を出力している。

【0040】すなわち、図1のプロセッサは、入出力べ クトルの外部との転送と演算処理が並列に行われ、ベク トルデータの高速処理が行なえ、実時間性の要求される 動画像処理にも対応できる。

【0041】以上説明してきたように、本実施例のプロ セッサは、例えば画像処理分野で画像分割方式で並列処 40 理可能なアプリケーションにおいて、外部との転送と演 算処理が並列に行われることにより性能向上を実現する とともに、従来であれば、2個のメモリ部と2個のアド レスデコーダで構成されていたダブルバッファ構成メモ リが、この発明では、ダブルバッファ榕成メモリのアド レスを共通にすることによりアドレスデコーダが1個の みでよくなり面積削減になる。

【0042】なお、図7で示した分割・結合の方法は画 像データを矩形のブロックに分割しているが、アプリケ ーションによって1ライン毎に分割するなどの様々な分。 50 割・結合方式が採れる。

【0043】またこの実施例では画像データの4個に分 割して並列処理をしたが任意の数に分割しても何ら問題 ない。

【0044】さらに、この実施例ではダブルバッファ構 成のベクトルメモリについて説明したが、ベクトルメモ リを任意の数のバッファ構成にしても本発明は有効であ る。

[0045]

【発明の効果】請求項1又は2の発明によれば、入力べ クトルデータを並列的に処理可能な並列処理プロセッサ 10 すタイミング図である。 において、ベクトルメモリの占有面積の低減と消費電力 の低減とを図ることができる。

【0046】請求項3の発明によれば、面積の小さい高 性能の並列処理ブロセッサで画像データ信号の信号処理 を円滑に行うことができる。

【図面の簡単な説明】

【図1】実施例における並列処理プロセッサの構成を示 すブロック図である。

【図2】図1におけるベクトルメモリの構成を示すプロ ック図である。

【図3】図2におけるメモリ回路の構成を示すブロック 図である。

10

【図4】図1におけるベクトル分配器の構成例を示すブ ロック図である。

【図5】図1におけるベクトル結合器の構成を示すブロ ック図である。

【図6】図1におけるベクトル演算器の構成を示すプロ ック図である。

【図7】実施例における並列処理プロセッサの処理対象 データの構成を示すブロック図である。

【図8】実施例における並列処理プロセッサの動作を示

【符号の説明】

105 命令メモリ

106 シーケンサ

107 デコーダ

200 ベクトルメモリ

210 メモリ回路

310 メモリ部


320 メモリ制御部

400 ベクトル分配器


20 500 ベクトル結合器

600 ベクトル演算器


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]



【図7】



【図8】



フロントページの続き

(51) Int. Cl. 6

. .

識別記号 庁内整理番号

F I

技術表示箇所

G06F 15/80